<track id="jlap1"></track>
<object id="jlap1"></object>
  • <wbr id="jlap1"></wbr>
    <u id="jlap1"></u>
    <code id="jlap1"><span id="jlap1"></span></code>
    1. <wbr id="jlap1"></wbr>
      <wbr id="jlap1"></wbr>
      <code id="jlap1"><span id="jlap1"></span></code>
      當(dāng)前位置:主頁(yè)  >> 各地招考  >> 甘肅   
      甘肅

      甘肅中國(guó)科學(xué)院近代物理研究所像素探測(cè)器室招聘啟事

      http://www.ssrtes.com       2022-04-26 11:12      來(lái)源:中國(guó)科學(xué)院近代物理研究所
      【字體: 】              

      中國(guó)科學(xué)院近代物理研究所像素探測(cè)器室招聘啟事

       

      現(xiàn)因工作需要,中科院近代物理研究所決定公開(kāi)招聘像素探測(cè)器室工作人員4名。

      崗位一:芯片設(shè)計(jì)工程師,2人(模擬或者數(shù)字方向)

      職位描述:

      1.模擬方向:定義、設(shè)計(jì)模擬IC,負(fù)責(zé)各模塊和整體電路架構(gòu)的仿真和驗(yàn)證,使用EDA設(shè)計(jì)工具進(jìn)行電路仿真和后仿真設(shè)計(jì),完成版圖設(shè)計(jì),撰寫(xiě)芯片設(shè)計(jì)報(bào)告、協(xié)助測(cè)試、運(yùn)營(yíng)、銷售等完成芯片從設(shè)計(jì)到量產(chǎn)各階段的技術(shù)支持。

      2.數(shù)字方向:參與芯片前端或后端流程,包括RTL設(shè)計(jì)和驗(yàn)證,參與芯片驗(yàn)證方案和計(jì)劃的確定,攥寫(xiě)芯片設(shè)計(jì)報(bào)告,支持軟件工程師及硬件工程師的調(diào)試及開(kāi)發(fā)工作。

      任職要求:

      1.微電子、電子工程、通信工程等相關(guān)專業(yè)碩士及以上學(xué)歷;

      2.模擬IC方向:掌握模擬IC 設(shè)計(jì)流程、方法,熟悉主流生產(chǎn)線工藝;

      3.數(shù)字IC方向:熟練掌握Verilog語(yǔ)言的RTL設(shè)計(jì),有一定的時(shí)序分析基礎(chǔ);

      4.熟練使用EDA設(shè)計(jì)工具,了解ASIC芯片開(kāi)發(fā)基本流程;

      5.有ADC、PLL、CSA等電路設(shè)計(jì)經(jīng)驗(yàn)優(yōu)先;

      6.有高速數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先。

      崗位二:FPGA工程師,1人

      崗位職責(zé):

      1.負(fù)責(zé)總體方案中FPGA部分的方案設(shè)計(jì);

      2.負(fù)責(zé)項(xiàng)目中FPGA部分的研發(fā)實(shí)現(xiàn),承擔(dān)系統(tǒng)FPGA代碼編寫(xiě);

      3.負(fù)責(zé)FPGA模塊測(cè)試、單元測(cè)試和系統(tǒng)測(cè)試;

      4.撰寫(xiě)設(shè)計(jì)文檔和相關(guān)技術(shù)資料。

      任職要求:

      1.碩士及以上學(xué)歷,電子、通信相關(guān)專業(yè);

      2.熟練掌握VHDL或Verilog HDL等硬件編程語(yǔ)言;

      3.熟悉ISE/VIVADO/Qaurtus等開(kāi)發(fā)工具,具備一定的硬件基礎(chǔ)知識(shí);

      4.有實(shí)際項(xiàng)目經(jīng)驗(yàn)等優(yōu)先,同時(shí)能做硬件原理圖設(shè)計(jì)者優(yōu)先;

      5.性格開(kāi)朗、學(xué)習(xí)能力強(qiáng)、具有良好的溝通能力和團(tuán)隊(duì)協(xié)作精神。

      崗位三:電路工程師,1人

      1.根據(jù)產(chǎn)品需求進(jìn)行原理圖、PCB設(shè)計(jì)、相關(guān)元器件選型 。

      2.跟蹤PCB制板、焊接 。

      3.對(duì)產(chǎn)品硬件進(jìn)行功能調(diào)試、測(cè)試、優(yōu)化等工作,編寫(xiě)相關(guān)文檔 。

      4.配合工作安排的其他任務(wù)

      5.檢查PCB設(shè)計(jì)規(guī)范,與PCB生產(chǎn)進(jìn)行技術(shù)確認(rèn)和溝通,并進(jìn)行修改,使之符合電路和生產(chǎn)要求

      任職要求

      1.碩士及以上學(xué)歷,電子工程、通信工程專業(yè)等相關(guān)專業(yè)

      2.熟練使用萬(wàn)用表、示波器、信號(hào)發(fā)生器等常用的儀表儀器,能夠熟練閱讀英文文檔

      3.熟練掌握PCB的EDA設(shè)計(jì)工具

      4.有較強(qiáng)的模擬、數(shù)字電路基礎(chǔ),能獨(dú)立設(shè)計(jì)電路,有電源、FPGA等layout經(jīng)驗(yàn)。

      5.熟悉EMC、EMI等PCB設(shè)計(jì)相關(guān)知識(shí); 熟悉PCB生產(chǎn)工藝,疊層阻抗設(shè)計(jì)能滿足工廠工藝要求;熟悉常用元器件的性能特點(diǎn)和規(guī)格

      特別條件:

      1.遵紀(jì)守法,遵守國(guó)家和單位的規(guī)章制度,具有良好的職業(yè)道德和愛(ài)崗敬業(yè)精神;

      2.具有良好的人際溝通能力,團(tuán)隊(duì)協(xié)作和奉獻(xiàn)精神,工作積極主動(dòng)上進(jìn);

      3.通過(guò)大學(xué)英語(yǔ)四級(jí),身體健康,年齡在35周歲及以下。

      4. 與近代物理研究所其他職工沒(méi)有三代以內(nèi)血緣、親緣、姻緣關(guān)系。

      招聘程序及聘后管理

      1.報(bào)名截止時(shí)間:招聘到合適的人為止;

      2.應(yīng)聘者須提供個(gè)人簡(jiǎn)歷、身份證、學(xué)歷及學(xué)位證書(shū)(包括基礎(chǔ)學(xué)位學(xué)歷)、資格證書(shū)等復(fù)印件及能證明自己能力的相關(guān)材料;通過(guò)電子郵件投遞簡(jiǎn)歷請(qǐng)附掃描件;

      3.對(duì)初審?fù)ㄟ^(guò)者,將另行通知面試時(shí)間和地點(diǎn);

      4.項(xiàng)目聘用正式職工,合同管理,試用期6個(gè)月,收入分配執(zhí)行國(guó)家、中科院的各項(xiàng)分配制度;

      5.工作地點(diǎn)為廣東省惠州,甘肅省蘭州市,工作平臺(tái)起點(diǎn)高、環(huán)境良好、工作穩(wěn)定,參加本專業(yè)領(lǐng)域、國(guó)際最前沿的科學(xué)講座和培訓(xùn),發(fā)展空間大。享受六險(xiǎn)二金(單位公積金按照全額工資的12%匹配),享受集資分房。

      三、簡(jiǎn)歷投遞方式

      請(qǐng)將個(gè)人簡(jiǎn)歷投遞至電子郵箱,將郵件標(biāo)題和簡(jiǎn)歷文檔名稱按照以下格式填寫(xiě):投遞崗位-學(xué)校(最高學(xué)歷)-所學(xué)專業(yè)-姓名

      四、聯(lián)系方式

      陳老師TEL:0931-4969269,E-mail:gwzp@impcas.ac.cn, QQ咨詢:1696972611



      性刺激的欧美三级中文字幕_日韩无码视频免费观看_亚洲高清无码免费在线_国产精品日韩专区在线播放
      <track id="jlap1"></track>
      <object id="jlap1"></object>
    1. <wbr id="jlap1"></wbr>
      <u id="jlap1"></u>
      <code id="jlap1"><span id="jlap1"></span></code>
      1. <wbr id="jlap1"></wbr>
        <wbr id="jlap1"></wbr>
        <code id="jlap1"><span id="jlap1"></span></code>